Des scientifiques de l'institut de recherche belge imec et de l'Université de Gand ont dévoilé une nouvelle avancée dans la technologie des semi-conducteurs. Celle-ci pourrait s'avérer cruciale pour les futures générations de mémoire. Ils ont réussi à faire croître jusqu'à 120 couches alternées de silicium (Si) et de silicium-germanium (SiGe) sur une plaquette de silicium de 300 mm, ouvrant ainsi la voie à la construction de DRAM véritablement tridimensionnelles. À première vue, cela pourrait ressembler à un simple empilement de couches, comme des feuilles de papier, mais en réalité, le processus s'apparente davantage à la construction d'un château de cartes de différentes tailles qui ont tendance à se plier d'elles-mêmes. Le problème est un déséquilibre cristallin, car le silicium et le silicium-germanium présentent des distances interatomiques différentes, ce qui crée des contraintes lors de leur combinaison. Sans contrôle précis, ces contraintes entraînent des défauts (appelés dislocations) susceptibles de compromettre les performances des futures mémoires. Cela pourrait s’avérer crucial pour les futures générations de mémoire, ouvrant la voie à la construction de DRAM véritablement tridimensionnelles.

Les chercheurs ont eu recours à plusieurs astuces, notamment en ajustant précisément la teneur en germanium des couches de SiGe et en ajoutant de petites quantités de carbone, qui agit comme une « colle » pour dissiper les contraintes. Ils ont ensuite contrôlé la température du réacteur épitaxial avec une précision extrême, car même de légères variations pouvaient entraîner une croissance inégale. Le procédé lui-même repose sur le dépôt épitaxial, comparable à la peinture au gaz. En se répandant sur la surface de la plaquette, le silane et le germanium déposent des couches nanométriques de silicium et de silicium-germanium. Chaque couche doit être parfaitement régulière, car la moindre déviation peut se propager dans l'ensemble de la pile et creuser les défauts. Dans les DRAM traditionnelles, les cellules mémoire sont disposées à plat, ce qui limite la densité de stockage. La version 3D permet de les superposer, comme les étages d'un gratte-ciel, permettant ainsi de stocker beaucoup plus d'informations dans le même espace. La création réussie de 120 paires de couches Si/SiGe démontre la possibilité d'une mise à l'échelle verticale et ouvre la voie à des mémoires d'une capacité et de performances sans précédent. Bien que le projet ait été conçu pour la DRAM, ses implications sont plus vastes. La technique de stratification précise sera également utile au développement de transistors 3D et d'architectures GAAFET et CFET, à la construction de dispositifs logiques en structures stratifiées, et même à la construction de systèmes quantiques, où le contrôle à l'échelle atomique est crucial. Ce n'est pas un hasard si Samsung dispose déjà de son propre centre de recherche dédié à la DRAM 3D, et la course aux puces mémoire verticales ne fait que commencer.