Le PDG de Silicon Motion a affirmé avec assurance que ni AMD ni Intel ne souhaitaient promouvoir la nouvelle version de l'interface PCIe (il s'agit de PCIe 6.0) auprès des utilisateurs lambda. Les deux entreprises ne voient pas l'intérêt de discuter de cette norme, faute de demande de la part des fabricants d'ordinateurs portables et de bureau. Le PCIe 5.0 a déjà doublé la bande passante par rapport au PCIe 4.0, ce qui est largement suffisant pour la plupart des tâches. Même la transition de la génération 4.0 à la génération 5.0 n'est pas toujours perceptible, notamment au quotidien : le lancement d'applications, de jeux ou même la copie de fichiers limitent rarement la bande passante de l'interface. En revanche, la plupart des utilisateurs utilisent encore des systèmes équipés de PCIe 3.0 ou 4.0, et la transition massive vers la cinquième génération n'a pas encore eu lieu.

De plus, le coût de développement des contrôleurs PCIe 6.0 est très élevé. Le développement d'une seule puce peut atteindre 40 millions de dollars, soit deux fois plus que celui du PCIe 5.0, sans compter le coût d'intégration aux appareils. De plus, le problème ne réside pas seulement dans le processus technique (4 nm est supposé), mais aussi dans la complexité de l'architecture. De plus, les utilisateurs finaux ne ressentiront pas beaucoup de différence, même avec de tels SSD ; on comprend pourquoi personne ne se précipite dans cette direction. Les premiers disques PCIe 6.0 n'apparaîtront probablement qu'en 2027 ou 2028 et seront exclusivement destinés aux centres de données et aux tâches liées à l'intelligence artificielle.